La dernière étape du processus de conception d'une puce, appelée finalisation de la puce (tapeout), est rigoureuse, coûteuse et ne tolère aucune erreur de conception. Si une conception échoue après cette étape, les fabricants de puces doivent entamer un nouveau cycle de reconception pouvant durer 12 mois, voire plus. Ce retard engendre non seulement des coûts supplémentaires importants en recherche et développement, mais peut également empêcher les fabricants de commercialiser leurs produits dans les délais impartis.
Keysight Technologies propose une vaste gamme de solutions de mesure et de test.
La plateforme Keysight USPA fournit aux concepteurs et ingénieurs de puces un jumeau numérique complet des signaux pour vérifier leurs conceptions avant la fabrication, minimisant ainsi les risques d'erreurs de conception et les coûts de reconception. La plateforme USPA intègre des convertisseurs de signaux ultrarapides à un système de prototypage FPGA haute performance, offrant aux concepteurs une alternative aux systèmes de prototypage propriétaires et personnalisés.
En outre, la solution fournit également des interfaces d'entrée/sortie adaptées aux applications telles que le développement d'applications radio 6G, la mémoire radiofréquence numérique, la recherche en physique avancée et les applications d'acquisition de données à haute vitesse, telles que le radar et la radioastronomie.
« La plateforme USPA de Keysight accélère et sécurise le développement de puces, offrant une solution novatrice qui répond aux défis posés par les conceptions de pointe dans des environnements à coûts élevés », a déclaré le Dr Joachim Peerlings, vice-président et directeur général du groupe Solutions Réseau et Centre de données de Keysight . « Cette plateforme performante fournit aux développeurs de puces un jumeau numérique de leur futur dispositif en silicium, leur permettant de valider pleinement leurs conceptions et algorithmes, et de minimiser les risques et les coûts liés aux modifications. »
Lien source






Comment (0)