Keysight lance une nouvelle solution de conception de chiplets numériques haute vitesse

Ce logiciel amélioré intègre des fonctionnalités de simulation pour la norme UCIe 2.0 (Universal Chiplet Interconnect Express) et prend en charge la norme BoW (Bunch of Wires) de l'OCP (Open Computer Project). Solution avancée de conception de puces au niveau système et puce-à-puce (D2D), Chiplet PHY Designer permet une validation avant la fabrication, simplifiant ainsi le processus de conception et de production.

Keysight Technologies prend désormais en charge diverses solutions de traitement de données

Face à la complexité croissante des puces pour l'IA et les centres de données, garantir une communication fiable entre elles est essentiel à leurs performances. Le marché relève ce défi grâce à l'émergence de normes ouvertes telles que UCIe et BoW, qui définissent les liens entre les chiplets dans les boîtiers 2.5D/3D ou à superposition/amélioration. En adoptant ces normes et en vérifiant la conformité des chiplets, les concepteurs contribuent à la construction d'un écosystème d'interopérabilité, réduisant ainsi les coûts et les risques liés au développement des technologies semi-conductrices.

La solution permet également de raccourcir les délais de mise sur le marché, d'automatiser la simulation et la configuration des tests de conformité, tels que la fonction de transfert de tension (VTF), et de simplifier le processus de conception des puces.

« Il y a un an, Keysight EDA lançait Chiplet PHY Designer, le premier outil de validation pré-silicium du marché doté de capacités de modélisation et de simulation approfondies. Il permet aux concepteurs de chiplets de vérifier rapidement et précisément la conformité de leurs conceptions aux spécifications avant la fabrication », a déclaré Hee-Soo Lee, responsable du développement client, solutions numériques haute vitesse, chez Keysight EDA. « La dernière version est compatible avec les normes en constante évolution telles que UCIe 2.0 et BoW, et propose de nouvelles fonctionnalités comme le mappage d'horloge QDR et l'analyse de la diaphonie système pour les bus unidirectionnels. Grâce à Chiplet PHY Designer, les ingénieurs gagnent du temps, réduisent les erreurs et s'assurent que leurs conceptions répondent aux exigences de performance avant la fabrication. »

Source : https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-design-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm