En conséquence, ce logiciel amélioré ajoute des fonctionnalités d'émulation pour la norme Universal Chiplet Interconnect Express (UCIe) 2.0 et ajoute la prise en charge de la norme Bunch of Wires (BoW) du projet Open Computer. En tant que solution avancée de conception de puces au niveau système et de conception de puce à puce (D2D), Chiplet PHY Designer permet une validation au niveau pré-silicium, simplifiant ainsi le processus de conception et de fabrication des puces.
Keysight Technologies prend désormais en charge diverses solutions de traitement de données
Alors que l’IA et les puces des centres de données deviennent de plus en plus complexes, il est essentiel de garantir une communication fiable entre les puces pour garantir les performances. Le marché relève ce défi avec l'émergence de normes ouvertes telles que UCIe et BoW pour définir les interconnexions entre les chiplets dans des emballages 3D améliorés ou 2,5D superposés améliorés. En adoptant ces normes et en vérifiant la conformité des chiplets, les concepteurs contribuent à la construction d’un écosystème d’interopérabilité des chiplets, réduisant ainsi les coûts et les risques dans le développement de la technologie des semi-conducteurs.
La solution permet également de réduire les délais de mise sur le marché, d'automatiser la simulation et la configuration des tests de conformité, tels que la fonction de transfert de tension (VTF), et de simplifier le processus de conception des chiplets.
« Il y a un an, Keysight EDA a lancé Chiplet PHY Designer, le premier outil de validation pré-silicium du marché doté de capacités de modélisation et de simulation approfondies. Il permet aux concepteurs de chiplets de vérifier rapidement et avec précision que leurs conceptions répondent aux spécifications avant la fabrication », a déclaré Hee-Soo Lee, responsable du développement client pour le segment numérique à haut débit chez Keysight EDA. « La dernière version répond aux normes émergentes telles que UCIe 2.0 et BoW, et offre de nouvelles fonctionnalités comme le mappage d'horloge QDR et l'analyse de la diaphonie système pour les bus unidirectionnels. Les ingénieurs utilisent Chiplet PHY Designer pour gagner du temps et réduire les erreurs, garantissant ainsi que leurs conceptions répondent aux exigences de performance avant la fabrication. »
Source : https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm
Comment (0)