Keysight lance une nouvelle solution de conception de chiplets numériques haute vitesse

Par conséquent, cette version améliorée du logiciel ajoute des fonctionnalités de simulation à la norme UCIe 2.0 (Universal Chiplet Interconnect Express) et prend en charge la norme BoW (Bunch of Wires) de l'OCP (Open Computer Project). Solution avancée de conception de chiplets au niveau système et de conception puce-à-puce (D2D), Chiplet PHY Designer permet la validation de la conformité avant la fabrication des puces, simplifiant ainsi leur processus de conception et de production.

Keysight Technologies prend actuellement en charge diverses solutions de traitement de données.

Face à la complexité croissante des puces pour l'IA et les centres de données, garantir une communication fiable entre elles est essentiel à leurs performances. Le marché relève ce défi grâce à l'émergence de normes ouvertes telles que UCIe et BoW, qui définissent les liens entre les chiplets dans les boîtiers 2.5D/3D ou à superposition/amélioration. En adoptant ces normes et en vérifiant la conformité des chiplets, les concepteurs contribuent à la construction d'un écosystème d'interopérabilité, réduisant ainsi les coûts et les risques liés au développement des technologies semi-conductrices.

Cette solution permet également de réduire les délais de mise sur le marché, d'automatiser la simulation et la configuration des tests de conformité, tels que la fonctionnalité tension-minuterie (VTF), et de simplifier le processus de conception des chiplets.

Hee-Soo Lee, responsable du développement client numérique haute vitesse chez Keysight EDA, a déclaré : « Il y a un an, Keysight EDA lançait Chiplet PHY Designer, le premier outil de validation pré-silicium du marché doté de capacités de modélisation et de simulation approfondies. Cet outil permet aux concepteurs de chiplets de vérifier rapidement et précisément la conformité de leurs conceptions aux spécifications avant la production. La dernière version est compatible avec les normes en constante évolution telles que UCIe 2.0 et BoW, et propose de nouvelles fonctionnalités, comme le tracé d'horloge QDR et l'analyse de la diaphonie système pour les bus CC. Grâce à Chiplet PHY Designer, les ingénieurs gagnent du temps et réduisent les erreurs, garantissant ainsi la conformité de leurs conceptions aux exigences de performance avant la production. »

Source : https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-design-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm