Ce logiciel amélioré intègre des fonctionnalités de simulation pour la norme Universal Chiplet Interconnect Express (UCIe) 2.0 et prend en charge la norme Bunch of Wires (BoW) de l'Open Computer Project. Solution avancée de conception de puces puce à puce (D2D) et système, Chiplet PHY Designer permet une validation pré-silicium, simplifiant ainsi la conception et la fabrication des puces.
Keysight Technologies prend désormais en charge diverses solutions de traitement de données
Face à la complexité croissante des puces d'IA et de centres de données, la fiabilité des communications entre elles est essentielle à leur performance. Le marché répond à ce défi grâce à l'émergence de normes ouvertes telles que UCIe et BoW, qui définissent les interconnexions entre puces en 2,5D amélioré/3D ou en overlay/enhanced packaging. En adoptant ces normes et en vérifiant la conformité des chiplets, les concepteurs contribuent au développement d'un écosystème d'interopérabilité des chiplets, réduisant ainsi les coûts et les risques liés au développement des technologies des semi-conducteurs.
La solution permet également de réduire les délais de mise sur le marché, d'automatiser la simulation et la configuration des tests de conformité, tels que la fonction de transfert de tension (VTF), et de simplifier le processus de conception des chiplets.
« Il y a un an, Keysight EDA a lancé Chiplet PHY Designer, premier outil de validation pré-silicium du marché doté de capacités de modélisation et de simulation approfondies. Il permet aux concepteurs de puces de vérifier rapidement et précisément la conformité de leurs conceptions aux spécifications avant la fabrication », a déclaré Hee-Soo Lee, responsable du développement client, High-Speed Digital, Keysight EDA. « Cette dernière version répond aux normes en constante évolution, telles que UCIe 2.0 et BoW, et offre de nouvelles fonctionnalités telles que le mappage d'horloge QDR et l'analyse de la diaphonie système pour les bus unidirectionnels. Les ingénieurs utilisent Chiplet PHY Designer pour gagner du temps et réduire les erreurs, garantissant ainsi la conformité de leurs conceptions aux exigences de performance avant la fabrication. »
Source: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm
Comment (0)