TSMC vise des puces à mille milliards de transistors, un processus de fabrication de 1 nm

Selon Techspot , lors de la récente conférence IEDM, TSMC a annoncé une feuille de route pour ses procédés de fabrication de semi-conducteurs de nouvelle génération, qui permettront à terme de proposer plusieurs conceptions de puces empilées en 3D, avec 1 000 milliards de transistors sur un seul boîtier. Les avancées des technologies de packaging telles que CoWoS, InFO et SoIC permettront à l'entreprise d'atteindre cet objectif. D'ici 2030, TSMC estime que ses conceptions monolithiques pourraient atteindre 200 milliards de transistors.

TSMC estime pouvoir créer des puces de 1 nm d'ici 2030

La puce GH100 de Nvidia, composée de 80 milliards de transistors, est l'une des puces monolithiques les plus complexes du marché. Cependant, face à la croissance continue de leur taille et de leur prix, TSMC estime que les fabricants adopteront des architectures multi-chiplets, comme l'Instinct MI300X d'AMD récemment lancé et le Ponte Vecchio d'Intel, composé de 100 milliards de transistors.

Pour l'instant, TSMC poursuit le développement de ses procédés de fabrication N2 et N2P en 2 nm, ainsi que des puces A14 en 1,4 nm et A10 en 1 nm. L'entreprise prévoit de lancer la production en 2 nm d'ici fin 2025. En 2028, elle passera au procédé A14 en 1,4 nm et, d'ici 2030, elle prévoit de produire des transistors en 1 nm.

Parallèlement, Intel travaille sur des procédés de gravure en 2 nm (20 A) et 1,8 nm (18 A), dont le lancement est prévu à la même période. Cette nouvelle technologie présente notamment l'avantage d'offrir une densité logique plus élevée, des fréquences d'horloge accrues et un courant de fuite plus faible, permettant ainsi des conceptions plus économes en énergie.

L'objectif de TSMC est de développer la prochaine génération de puces avancées

En tant que plus grande fonderie au monde , TSMC est convaincue que ses procédés de fabrication surpasseront tous les produits Intel. Lors d'une conférence téléphonique sur les résultats financiers, CC Wei, PDG de TSMC, a déclaré que des analyses internes confirmaient les améliorations apportées à la technologie N3P et que le procédé de fabrication 3 nm de l'entreprise s'avérait « comparable en PPA » au procédé 18A d'Intel. Il s'attend à ce que le N3P soit encore meilleur, plus compétitif et bénéficie d'un avantage significatif en termes de coûts.

Pendant ce temps, le PDG d'Intel, Pat Gelsinger, affirme que son procédé de fabrication 18A surpassera les puces 2 nm de TSMC lancées un an plus tôt. Bien sûr, seul le temps nous le dira.

Lien source: https://thanhnien.vn/tsmc-huong-toi-chip-nghin-ti-bong-ban-dan-quy-trinh-san-xuat-1nm-185231231014954083.htm